Certification: | Original Parts |
---|---|
Numéro de modèle: | HY5DU561622FTP-5 |
Quantité de commande min: | 1 paquet |
Prix: | Negotiation |
Détails d'emballage: | 10cm x 10cm x 5cm |
Délai de livraison: | 3-5 jours de travail |
Conditions de paiement: | T/T, Paypal, Western Union, engagement et d'autres |
Capacité d'approvisionnement: | 6000pcs par mois |
Numéro d'article: | HY5DU561622FTP-5 | Mémoire Denity: | 256 |
---|---|---|---|
Volt: | 2.4V | Temp.: | 0 °C °C~70 |
Débit: | 200MHz | Paquet: | 66 TSOP |
Surligner: | mémoire vive dynamique,mémoire de RAM IC |
Bâti de surface de la mémoire 256Mbit de SDRAM de puce de mémoire de la DRACHME HY5DU561622FTP-5, 200MHz, 2,4 → 2,7 V
Attribut | Valeur |
---|---|
Capacité de la mémoire | 256Mbit |
Organisation | bit 16M x 16 |
Débit | 200MHz |
Largeur de bus de données | 16bit |
Nombre de peu par Word | 16bit |
Nombre de mots | 16M |
Type de support | Bâti extérieur |
Type de paquet | TSOP |
Compte de Pin | 66 |
Dimensions | 22,33 x 10,26 x 1.044mm |
Taille | 1.044mm |
Longueur | 22.33mm |
Tension d'alimentation minimum d'opération | 2,4 V |
Température de fonctionnement minimum | 0 °C |
Température de fonctionnement maximum | °C +70 |
Tension d'alimentation maximum d'opération | 2,7 V |
Largeur | 10.26mm |
DESCRIPTION
Le Hynix HY5DU561622FTP-5, -4 séries sont une DRACHME synchrone du débit 268 435 456 du bit CMOS de double (RDA),
idéalement adapté aux applications point par point qui exige la largeur de bande élevée.
Les opérations entièrement synchrones d'offre de Hynix 16Mx16 RDA SDRAMs référencées aux bords en hausse et en baisse du
horloge. Tandis que toutes les adresses et entrées de contrôle sont verrouillées sur les bords de montée des CK (bords en baisse de /CK), des données,
Les stroboscopes de données et écrivent des masques de données que des entrées sont prélevées sur les bords de montée et en baisse de lui. Les circulations de données sont intérieurement
canalisé et le bit 2 prefetched pour réaliser la largeur de bande très élevée. Tous les niveaux de tension d'entrée et sortie sont compatibles
avec SSTL_2.
CARACTÉRISTIQUES
• VDD, VDDQ = 2.5V +/- 0.2V pour 200MHz
VDD, VDDQ = 2.6V + 0,1/-0.2V pour 250MHz
• Toutes les entrées et sorties sont compatibles avec SSTL_2
interface
• JEDEC 400mil standard 66pin TSOP-II avec 0.65mm
lancement de goupille
• Opération des entrées d'horloge entièrement différentielle (CK, /CK)
• Double interface de débit
• Source synchrone - transaction de données alignée sur
stroboscope bidirectionnel de données (DQS)
• le dispositif x16 a 2 stroboscopes d'un octet de données (LDQS,
UDQS) par chaque entrée-sortie x8
• Sorties de données sur des bords de DQS une fois lus (DQ bordés)
Entrées de données aux centres de DQS quand écrivez (centré
DQ)
• Les données (DQ) et écrivent les masques (DM) verrouillés sur les chacun des deux
bords en hausse et en baisse du stroboscope de données
• Toutes les adresses et entrées de contrôle excepté des données, données
stroboscopes et masques de données verrouillés sur les bords d'augmentation
de l'horloge
• Écrivez les contrôles d'octet de masque par LDM et UDM
• Latence programmable 3/4 de /CAS soutenus
• Longueur programmable 2/4/8 d'éclat avec chacun des deux
mode séquentiel et d'imbrication
• 4 internes encaissent des opérations avec /RAS pulsé simple
• fonction de lock-out de tRAS soutenue
• L'automobile régénèrent et l'individu régénèrent soutenu
• 8192 régénèrent les cycles/64ms
• Complètement, moitié et force (faible) assortie d'impédance
option de conducteur commandée par EMRS