HY5PS1G831CFP-S6 Puce de mémoire flash mobile DRAM DDR DRAM 128MX8 0.4OS CMOS PBGA60

DRACHME de la puce de mémoire instantanée HY5PS1G831CFP-S6 RDA, 128MX8, 0.4ns, CMOS, PBGA60

Caractéristiques

• VDD = 1,8 +/- 0.1V•VDDQ = 1,8 +/- 0.1V
• Toutes les entrées et sorties sont compatibles avec l'interface SSTL_18
• 8 banques
• Opération des entrées d'horloge entièrement différentielle (CK, /CK)
• Double interface de débit
• La transaction de synchrone-données de source a aligné sur le stroboscope bidirectionnel de données (DQS, /DQS)
• Stroboscope différentiel de données (DQS, /DQS)
• Sorties de données sur DQS, bords de /DQS une fois lus (DQ bordés)
• Entrées de données aux centres de DQS quand écrivez (DQ centré)
• Sur le DLL de puce alignez la transition de DQ, de DQS et de /DQS avec la transition des CK
• Le masque de DM écrivent donnée-dans aux bords de montée et en baisse du stroboscope de données
• Toutes les adresses et entrées de contrôle excepté des données, des stroboscopes de données et des masques de données verrouillés sur les bords d'augmentation de l'horloge
• Latence programmable de CAS 3, 4, 5 et 6 soutenus
• Latence additive programmable 0, 1, 2, 3, 4 et 5 soutenus
• Longueur programmable 4/8 d'éclat avec le grignotement séquentiel et le mode d'imbrication
• Huit internes encaissent des opérations avec RAS pulsé simple
• L'automobile régénèrent et l'individu régénèrent soutenu
• lock-out de tRAS soutenu
• 8K régénèrent des cycles /64ms
• JEDEC 60ball standard FBGA (x4/x8), 84ball FBGA (x16)
• Pleine option de conducteur de force commandée par EMR
• Sur meurent l'arrêt soutenu
• Outre de l'ajustement d'impédance de conducteur de puce soutenu
• Lisez le stroboscope de données soutenu (x8 seulement)
• Auto-régénérez l'entrée à hautes températures

• Ce produit est conformément à concerner directif de RoHS.

Caractéristique :