Mémoire de Ram de H9CCNNN8JTALAR 8Gb pour le stockage des ordinateurs de bureau LPDDR3 BGA178

Stockage de puce de mémoire de la puce de mémoire de DRACHME H9CCNNN8JTALAR 8Gb LPDDR3 BGA178

H9CCNNN8JTALAR

Caractéristiques :

[FBGA]

[LPDDR3]

• VDD1 = 1.8V (1.7V à 1.95V)
• VDD2, VDDCA et VDDQ = 1.2V (1.14V à 1,30)
• Interface HSUL_12 (logique Unterminated à grande vitesse 1.2V)
• Double architecture de débit pour le bus de commande, d'adresse et de données ;
  - tous commandent et adresse excepté CS_n, CKE verrouillé au bord en hausse et en baisse de l'horloge
  - CS_n, CKE verrouillé au bord d'augmentation de l'horloge
  - deux accès aux données par rhythme
• Entrées d'horloge différentielle (CK_t, CK_c)
• Stroboscope différentiel bidirectionnel de données (DQS_t, DQS_c)
  - La transaction synchrone de données de source a aligné sur le stroboscope différentiel bidirectionnel de données (DQS_t, DQS_c)
  - Les sorties de données ont aligné sur le bord du stroboscope de données (DQS_t, DQS_c) quand opération "lecture"
  - Les entrées de données ont aligné sur le centre du stroboscope de données (DQS_t, DQS_c) quand ÉCRIVEZ l'opération
• Les masques de DM écrivent des données au bord de montée et en baisse du stroboscope de données
• RL programmable (latence lue) et plan horizontal (écrivez la latence)
• Longueur programmable d'éclat : 8
• L'automobile régénèrent et l'individu régénèrent soutenu
• Tous encaissent l'automobile régénèrent et par automobile de banque régénérez soutenu
• TCSR automatique (l'individu à température compensée régénèrent)
• PASR (l'individu partiel de rangée régénèrent) par le masque de banque et le masque de segment
• DS (force d'entraînement)
• DPD (mise hors tension profonde)
• ZQ (calibrage)
• ODT (sur meurent l'arrêt