Certification: | Original Parts |
---|---|
Numéro de modèle: | I5-520M SLBU3 |
Quantité de commande min: | 1 morceau |
Prix: | Negotiation |
Détails d'emballage: | 10cm x 10cm x 5cm |
Délai de livraison: | 3-5 jours de travail |
Conditions de paiement: | T/T, Paypal, Western Union, engagement et d'autres |
Capacité d'approvisionnement: | 500-2000pcs par mois |
Numéro d'article: | I5-520M | Série de produit: | Processeurs du noyau I5 de legs |
---|---|---|---|
Nom de code: | Produits autrefois Arrandale | Segment de marché: | mobile |
État de statut: | Lancé | TEMPS DE LANCEMENT: | 7 janvier 2010 |
Lithographie: | 32Nm | Employez les conditions: | PC/Client/Tablet |
Surligner: | puces d'ordinateur portable,ordinateur portable mobile de processeur |
Processeurs d'unité centrale de traitement d'ordinateur portable, série de legs du NOYAU I5 d'I5-520M SLBU3 (cachette 3MB, jusqu'à 2.4GHz) - processeur de carnet
Le noyau i5-520M est une double unité centrale de traitement de noyau pour des ordinateurs portables et des horloges de 2,4 à 2,93 gigahertz. Chaque noyau est basé sur la micro-architecture de Nehalem (Westmere). Hyperthreading permet à l'unité centrale de traitement de Dual Core de manipuler 4 fils immédiatement (pour une meilleure utilisation de la canalisation). Comparé au noyau plus rapide i7-620M, aux caractéristiques de 520M seulement 3 cachette du niveau 3 de mb et une fréquence d'horloge inférieure (unité centrale de traitement et GPU).
Une caractéristique du nouveau noyau i5-520M est la carte graphique intégrée appelée GMA HD et le contrôleur de mémoire. Chacun des deux sont sur un distinct meurent qui est encore fabriqué en 45nm tandis que l'unité centrale de traitement meurent est déjà fabriquée en nouveau processus 32nm.
La représentation de l'i5 520M est sur plus rapide moyen qu'un duo du noyau 2 T9500 et en raison du Turbo Boost, des applications filetées simples courent encore meilleur. Par conséquent, le noyau i5-520M est aussi rapidement que la haute a synchronisé des unités centrales de traitement de duo du noyau 2 et devrait manipuler la plupart de jeu et les multimédia nous charge
Conventions de nomination de numéro de type :
| |
I5 | Famille de processeur : Noyau i5 |
- | |
Génération de processeur : Première génération (Nehalem/Westmere) | |
5 | Segment de représentation : unités centrales de traitement classe mi de double-noyau |
20 | Identificateur de caractéristique/représentation |
Caractéristiques supplémentaires : Aucune caractéristiques supplémentaires | |
M | Marché de processeur : Marché de mobile du consommateur |
Nombre i5-520M de processeur :
Nombre de processeur | i5-520M | |
Famille | Mobile du noyau i5 | |
Technologie (micron) | 0,032 | |
Vitesse du processeur (gigahertz) | 2,4 | |
Taille de la cachette L2 (KB) | 512 | |
Taille de la cachette L3 (mb) | 3 | |
Le nombre de noyaux | 2 | |
EM64T | Soutenu | |
Technologie de HyperThreading | Soutenu | |
Technologie de virtualisation | Soutenu | |
Technologie augmentée de SpeedStep | Soutenu | |
Caractéristique de peu d'Exécuter-débronchement | Soutenu | |
| ||
Type | Unité centrale de traitement/microprocesseur | |
Segment de marché | Mobile | |
Famille | Mobile d'Intel Core i5 | |
Numéro de type | i5-520M | |
Fréquence | 2400 mégahertz | |
Fréquence maximum de turbo | 2933 mégahertz (1 noyau) 2667 mégahertz (2 noyaux) | |
Fréquence de puissance faible | 1200 mégahertz | |
Vitesse d'autobus | 2,5 GT/s DMI | |
Multiplicateur d'horloge | 18 | |
Paquet | 988-pin micro-FCPGA (rPGA988A) | |
Prise | Prise G1/rPGA988A | |
Taille | 1,48 » » de x 1,48/3.75cm x 3.75cm | |
Date d'introduction | 7 janvier 2010 | |
Date de la Fin-de-vie | La date passée d'ordre pour les processeurs enfermés dans une boîte est le 19 octobre 2012 La date passée d'expédition pour les processeurs enfermés dans une boîte est le 18 janvier 2013 | |
| ||
Microarchitecture | Westmere | |
Plate-forme | Calpella | |
Noyau de processeur | Arrandale | |
Steppings de noyau | C2 (Q3GB, SLBNB) K0 (Q4CN, SLBU3) | |
CPUIDs | 20652 (Q3GB, SLBNB) 20655 (Q4CN, SLBU3) | |
Processus de fabrication | 0,032 microns 382 millions de transistors (l'unité centrale de traitement meurent) 177 millions de transistors (IMC/graphiques meurent) | |
Mourez | 81mm2 (l'unité centrale de traitement meurent) 114mm2 (IMC/graphiques meurent) | |
Largeur de données | bit 64 | |
Le nombre de noyaux d'unité centrale de traitement | 2 | |
Le nombre de fils | 4 | |
Unité de virgule flottante | Intégré | |
Taille de cachette de niveau 1 | cachettes associatives réglées d'instruction de manière de 2 x 32 KBs 4 cachettes associatives réglées de données de manière de 2 x 32 KBs 8 | |
Taille de cachette de niveau 2 | cachettes associatives réglées de manière de 2 x 256 KBs 8 | |
Taille de cachette du niveau 3 | 3 cachette partagée associative réglée de manière du mb 12 | |
Mémoire physique | 8 GIGAOCTETS | |
Multitraitement | Non soutenu | |
Caractéristiques | Instructions du § MMX | |
Caractéristiques de puissance faible | États C1, C3 et C6 de fil de § | |
| ||
Graphiques intégrés | Type de GPU : HD (Westmere) Fréquence basse (mégahertz) : 500 Fréquence maximum (mégahertz) : 766 Le nombre d'affichages soutenus : 2 | |
Contrôleur de mémoire | Le nombre de contrôleurs : 1 Canaux de mémoire : 2 Largeur de la Manche (peu) : 64 Mémoire soutenue : DDR3-800, DDR3-1066 Largeur de bande maximum de mémoire (GB/s) : 17,1 CCE soutenue : Non | |
D'autres périphériques | Interface directe de médias de § | |
| ||
Noyau V | 0.8V - 1.4V (mode à haute fréquence) 0.775V - 1V (mode basse fréquence) | |
Température de fonctionnement minimum/maximum | 0°C - 105°C | |
Dissipation de puissance maximum | 3,8 watt (TDP dans) d'état C6/67,2 watts (crête, noyau d'unité centrale de traitement seulement) 44,8 watts (soutenus, noyau d'unité centrale de traitement seulement) | |
Thermal Design Power | 35 watts (paquet) 25 watts (noyau d'unité centrale de traitement) 12,5 watts (noyau de graphiques) |