Rendement élevé de bâti de surface de la puce de mémoire de drachme de H5TQ4G63CFR-RDC 256MX16 CMOS PBGA96

Caractéristiques

• VDD=VDDQ=1.5V +/- 0.075V
• Opération des entrées d'horloge entièrement différentielle (CK, CK)
• Stroboscope différentiel de données (DQS, DQS)
• Sur le DLL de puce alignez la transition de DQ, de DQS et de DQS avec la transition des CK
• Les masques de DM écrivent donnée-dans aux bords de montée et en baisse du stroboscope de données
• Toutes les adresses et entrées de contrôle excepté des données, des stroboscopes de données et des masques de données verrouillés sur les bords d'augmentation de l'horloge
• Latence programmable de CAS 5, 6, 7, 8, 9, 10, 11, 13 et 14 soutenus
• Latence additive programmable 0, CL-1, et CL2 soutenu
• CAS programmable écrivent la latence (CWL) = 5, 6, 7, 8 9 et 10
• Longueur programmable 4/8 d'éclat avec le grignotement séquentiel et le mode d'imbrication
• Commutateur de BL en marche
• 8banks
• La moyenne régénèrent le cycle (Tcase de 0°C~ 95°C)
  • 7,8 µs à 0°C | 85°C
  • 3,9 µs à 85°C | la température 95°C commerciale (0°C | 95°C) la température industrielle (-40°C | 95°C)
• JEDEC 78ball standard FBGA (x8), 96ball FBGA (x16)
• Force de conducteur choisie par EMRS
• Dynamique meurent dessus l'arrêt soutenu
• Goupille asynchrone de REMISE soutenue
• Calibrage de ZQ soutenu
• TDQS (stroboscope de données d'arrêt) soutenu (x8 seulement)
• Écrivez Levelization a soutenu
• pré-effort de 8 bits

Attributs techniques

ECCN/UNSPSC